日前Achronix宣布为其eFPGA IP解决方案推出Speedcore custom blocks定制单元块，Achronix市场营销副总裁Steve Mensor指出最大的亮点是这个可定制单元块分布在eFPGA内部，可由用户自定义。
同时，该技术大幅度缩减了芯片晶粒大小及功耗，并提升了性能，可与客户联合定义特定功能性单元块，可分布在整个eFGPA内部结构中。
Speedcore Custom Blocks定制单元块的定义过程
Speedcore custom blocks定制单元块由Achronix与其客户共同定义，这需要一个详细的加速工作负载架构分析，作为性能和/或面积瓶颈的重复性功能被评估为潜在目标，有可能被硬化而进入Speedcore custom blocks定制单元块。
随后，Achronix将为客户提供一个用于基准测试和评估的新版ACE设计工具，它包含了带有定制单元块的、新的Speedcore eFPGA。根据需求，该过程可以被多次迭代，为客户的系统创建优化的解决方案。
据悉，Speedcore嵌入式FPGA（eFPGA）IP产品可以被嵌入到一款ASIC或者SoC之中，客户通过细化其所需的逻辑功能、RAM存储器和DSP资源，然后Achronix将配置Speedcore IP以满足其个性化的需求。Speedcore查找表（LUT）、RAM单元、DSP64单元和定制单元块能够以灵活的纵列方式组合在一起，为客户的应用创建最优化的可编程功能。
功耗和面积降至最低、数据流通量最大化
随着新一波智能数据密集型应用的兴起，基于传统的CPU架构已经无法满足这些新应用中计算需求的指数级增长，推动了对全新的、异构的、带有可编程硬件加速器的计算架构的需求。
而Speedcore eFPGA提供了性能最高而成本最低的硬件加速，特别是现在借助Speedcore custom blocks定制单元模块，过去在独立FPGA运算结构中运行缓慢且消耗大量资源的功能，都可以面向最高性能和最小片芯面积这些目标进行优化。
“Speedcore custom blocks定制单元块可以大幅度地提升性能、功耗和面积效率，并支持以前在FPGA独立芯片上无法实现的功能。利用Speedcore custom blocks定制单元块，客户可以获得ASIC级的效率并同时保持FPGA的灵活性，从而带来了一种可以将功耗和面积降至最低、同时将数据流通量最大化的高效实现方式。”Steve Mensor说。
因为，传统FPGA价格昂贵，客户会尽量地寻找灵活但是更低成本的方案，因此，eFPGA产品既需要强大的功能来替代FPGA，同时也需要有更灵活的定制化设计。
Achronix的Speedcore custom blocks最大可以达到 200万个寻找表，而且可加入客户定义的功能块列。
同时，将Speedcore eFPGA放到SoC芯片中，可以将原来采用的独立FPGA的面积缩小最多达6倍；通过为矩阵乘法运算优化数字信号处理器（DSP）和存储单元块，基于卷积神经网络（CNN）的YOLO目标识别算法的芯片面积被缩减了超过40%。
另外，Speedcore custom blocks定制单元块来实现，需要并行比较器阵列的大型字符串搜索功能的片芯面积可以缩减超过90%。
而且桶形移位器（Barrel shifter）和二进制位处理结构也可以在Speedcore custom blocks定制单元块中完全实现，从而在同样的面积中实现更大的、更精妙的应用，提升了可获得的频率。例如：一个运行在800MHz的400Gbps包处理数据通道的核心功能也可以用Speedcore custom blocks定制单元块来实现，其可编程逻辑管理分析和控制功能。
